package XunChunCPU

import XunChunCPU._
import chisel3.stage.ChiselStage
object XunChunGenerator extends App{
    (new ChiselStage).emitVerilog(new XunChunTop)
}